臺(tái)媒引述業(yè)界消息稱，臺(tái)積電已就FOPLP（扇出型面板級(jí)封裝）正式成立團(tuán)隊(duì)，并規(guī)劃建立mini line（小量試產(chǎn)線）。h9Vesmc
隨著人工智能、大數(shù)據(jù)等新興技術(shù)的快速發(fā)展，對(duì)半導(dǎo)體芯片的性能要求越來越高。而先進(jìn)封裝技術(shù)正是提升芯片性能的關(guān)鍵環(huán)節(jié)。通過將多個(gè)芯片并排或堆疊在一起，先進(jìn)封裝技術(shù)能夠顯著提高計(jì)算性能，降低功耗，滿足日益增長(zhǎng)的計(jì)算需求。h9Vesmc
本月早些時(shí)候，美國(guó)商務(wù)部宣布將將撥款高達(dá)16億美元用于開發(fā)計(jì)算機(jī)芯片封裝新技術(shù)（相關(guān)閱讀）。h9Vesmc
作為先進(jìn)封裝技術(shù)發(fā)展的一個(gè)重要分支的FOPLP（扇出型面板級(jí)封裝）技術(shù)頻頻出現(xiàn)在人們視野之中。FOPLP采用大型矩形基板替代傳統(tǒng)圓形硅中介板，封裝尺寸大，可提高面積利用率降低單位成本，彌補(bǔ)當(dāng)下CoWoS先進(jìn)封裝產(chǎn)能不足的問題。h9Vesmc
事實(shí)上，在上個(gè)月就有報(bào)道引述知情人士說法稱，臺(tái)積電目前正在試驗(yàn)的矩形基板尺寸為510mm×515mm，可用面積是目前12英寸圓形晶圓的三倍多。雖然該研究處于早期階段，“可能需要幾年才能商業(yè)化”，但它代表了臺(tái)積電的重大技術(shù)轉(zhuǎn)變，此前臺(tái)積電認(rèn)為使用矩形基板太具挑戰(zhàn)性。h9Vesmc
據(jù)悉，臺(tái)積電于2016年開發(fā)命名InFO（整合扇出型封裝）的FOWLP（扇出型晶圓級(jí)封裝）技術(shù)，用于iPhone 7系列手機(jī)的A10處理器，之后封測(cè)廠便積極力推FOPLP方案，希望用更低的生產(chǎn)成本吸引客戶，但在技術(shù)上一直無法完全突破。因此，目前在終端應(yīng)用上FOPLP仍停留在成熟制程、如電源管理IC等產(chǎn)品。h9Vesmc
分析稱，臺(tái)積電發(fā)展的FOPLP可被認(rèn)為是矩形的InFO，且具有低單位成本及大尺寸封裝的優(yōu)勢(shì)，在技術(shù)上可進(jìn)一步整合臺(tái)積電3D fabric平臺(tái)上其他技術(shù)，發(fā)展出2.5D/3D等先進(jìn)封裝。也可以被認(rèn)為是矩形的CoWoS，目前產(chǎn)品鎖定AI GPU領(lǐng)域、客戶是英偉達(dá)。如進(jìn)展順利，2026年~2027年間或許就會(huì)亮相。h9Vesmc
責(zé)編：Elaine
掃碼分享到好友
